Fraunhofer-Institut für Integrierte Schaltungen IISAuf dem Weg zur Mikroelektronik mit Selbstprüfung
Bei zahlreichen Bauteilen für die Luftfahrt, Automobil- oder Medizintechnik ist es unentbehrlich, dass die enthaltene Elektronik fehlerfrei über Jahrzehnte funktioniert. Gleichzeitig soll sie preisgünstig und leistungsfähig sein, um immer anspruchsvollere Aufgaben zu erfüllen. Diese Anforderungen können nur erreicht werden, wenn die Mikroelektroniksysteme von morgen unter anderen Gesichtspunkten entwickelt werden als heute. Im Projekt RELY haben Forscher des Fraunhofer IIS/EAS deshalb gemeinsam mit weiteren Partnern Software für die Entwicklung von Elektronik mit höchster Zuverlässigkeit erarbeitet. Sie ist der Grundstein für zukünftige Systeme, die eine bislang unerreichte Funktionalität besitzen und dabei während ihres Lebenszyklus selbständig Funktionsstörungen erkennen und beheben können.
Fehlfunktionen bei medizinischen Implantaten, Fahrerassistenzsystemen oder Messsystemen in Flugzeugen können verheerende Folgen haben. Deshalb muss gewährleistet sein, dass die elektronischen Bauteile besonders langlebig sind und auch unter extremen Bedingungen zuverlässig arbeiten. Gleichzeitig sollen die Komponenten aber auch immer leistungsfähiger, schneller und energiesparender werden, um die begrenzten Energieressourcen der Systeme optimal zu nutzen und zusätzliche Funktionalitäten zu ermöglichen. Diese Anforderungen erfüllen nur neueste Halbleitertechnologien. Da sie allerdings ihren Ursprung in der Konsumgüter-Elektronik haben, sind sie nicht von vornherein optimal ausgelegt für die hohen Ansprüche an sicherheitskritische Anwendungen. Sie reagieren empfindlich auf Umwelteinflüsse wie Kälte, Hitze, Feuchtigkeit oder starke Vibrationen und haben oft eine zu geringe Lebensdauer. Um dennoch diese zukunftsweisenden Technologien zu nutzen, gilt es, bereits bei der Bauteilentwicklung die notwendige Qualität, Zuverlässigkeit und Belastbarkeit während ihres Betriebs zu berücksichtigen. Dafür haben neun deutsche Forschungspartner in den vergangenen drei Jahren Methoden, Software-Werkzeuge und Testverfahren entwickelt. Mit ihnen lassen sich Anforderungen an die Zuverlässigkeit in den gesamten Entwurfsablauf elektronischer Systeme von der Halbleiter-Technologie bis zur Systemintegration einbeziehen.
An einem wichtigen Baustein hierfür – der Simulation von Alterungsvorgängen in modernen, hochintegrierten Halbleitern – hat das Fraunhofer IIS/EAS gearbeitet. Dabei werden wichtige physikalische Effekte berücksichtigt und durch genaue Modelle abgebildet. Spezielle Schnittstellen erlauben es Elektronikdesignern, diese Methoden für ihren Entwurf zu nutzen. Sie können so quasi per Knopfdruck aus Messdaten von einzelnen Bauelementen Alterungsmodelle erzeugen und in ihre Entwurfsumgebung integrieren. Damit lässt sich die Zuverlässigkeit ganzer Systeme für Jahre im Voraus untersuchen, was mit Messungen im Allgemeinen unmöglich ist. Eine weitere Softwarekomponente ermöglicht es zudem, die Qualität der zu fertigenden Mikrochips vorherzusagen. Mit Hilfe dieser Verfahren können zukünftig neue Technologien problemlos und ohne Ausfälle auch für sicherheitskritische Systeme eingesetzt werden. Entwickler erhalten die Möglichkeit, Systeme zu optimieren, bevor der erste Mikrochip hergestellt wird.
Erprobt wurden die einzelnen Ansätze an Demonstratoren, die zum Teil auch Selbstkontrollfunktionen beinhalten. Sie erkennen zum Beispiel eventuell auftretende Fehlfunktionen selbständig und schalten auf Ersatzkomponenten um. Das deutsche Teilprojekt RELY war Bestandteil des gleichnamigen europäischen Projektes. Koordiniert wurden die europaweit insgesamt 16 Partner aus Forschung und Industrie durch Infineon Technologies. Das Bundesministerium für Bildung und Forschung hat die deutschen Forschungsleistungen mit 7,4 Millionen Euro unterstützt.