IC – Design Talents

Im BCDC arbeiten wir in der Säule IC – Design Talents an der Stärkung der Wettbewerbsfähigkeit durch den Ausbau der Chip-Design-Kompetenz in Bayern.

Unser Ziel ist es, dem Fachkräftemangel aktiv entgegenzuwirken, indem wir die Anzahl qualifizierter Fachkräfte im Chip-Design erhöhen. Dazu bieten wir schnelle, zertifizierte Weiterbildungen für Absolvent*innen, Berufseinsteiger*innen und Mitarbeiter*innen von Unternehmen an. Mit unseren Trainee-Programmen „Applied Chip-Design“ richten wir uns an Absolvent*innen der Elektrotechnik, verwandter Studienrichtungen und Quereinsteiger. Mit unserem Kursprogramm "Chip-Design-Experts" bieten wir Weiterbildung für Ingenieur*innen und Designer*innen mit Berufserfahrung.  

Als BCDC folgen wir hier der Fraunhofer-Mission Fachkräfte in Zukunftstechnologien auszubilden und können auf die bereits langjährige Erfahrung in praxisnaher Ausbildung sowohl im Rahmen von Forschungs- als auch Industrieprojekten zurückgreifen. In der theoretischen Ausbildung nutzen wir unsere Partnerschaften mit führenden Universitäten und Hochschulen sowie unsere Anbindung an Aus- und Weiterbildungsprogrammen, z. B. vom Bundesministerium für Bildung und Forschung (BMBF) und der EU.

Ein weiterer Baustein sind die geplanten „Summer Schools“, die Studierenden erste Inhalte im Chip-Design vermitteln und Begeisterung für das Thema wecken sollen.

Ab April 2025 startet das BCDC mit seinen praxisorientierten Trainee-Programmen für Analoges IC-Design und Test & Validierung.
Digitales IC-Design sowie System Engineering werden zeitnah folgen.

Die Trainees arbeiten an Forschungs- und Entwicklungsinhalten des BCDC mit und werden zu spezialisierten Designer*innen und Ingenieur*innen ausgebildet.

Nächster Start: 1. April 2025

Dauer: 6 Monate

Wöchentliche Arbeitszeit: 39 Stunden

Ablauf:

Innerhalb von sechs Monaten durchlaufen die Trainees eine praxisnahe Ausbildung, in der sie an realen Projekten arbeiten und sich das nötige Know-how für den Beruf des IC-Designers aneignen. Neben den praktischen Fähigkeiten werden in zahlreichen Schulungen fachliche und überfachliche Kenntnisse vermittelt. Am Ende findet eine Zertifikatsprüfung statt.

Voraussetzungen: 

• Master-Abschluss in Elektrotechnik oder verwandten Studiengängen wie Physik, Mathematik oder Medizintechnik.
• Teamgeist, Kommunikationsfähigkeit und selbstständige Arbeitsweise

Bewerbung: 

Unsere Trainee-Stellen werden in unserem Fraunhofer IIS-Jobportal ausgeschrieben.

Sollten aktuell keine Stellen ausgeschrieben sein, können Sie Ihr Interesse per E-Mail an Yevgeniy Itskovych bekunden. Sie werden dann informiert, sobald eine Bewerbung möglich ist

Inhalte Trainee-Programme

Analoges IC-Design

Trainees im Trainee-Programm Analoges IC-Design erhalten eine umfassende Einführung in das Analoge IC-Design und arbeiten an realen Projekten unter der Anleitung erfahrener Ingenieure mit. Praktische Erfahrungen im Design, in der Simulation, im Layout und in der Verifikation von analogen integrierten Schaltkreisen werden gesammelt, wobei der Schwerpunkt auf der Optimierung der Schaltungen hinsichtlich Leistung, Geschwindigkeit und Flächeneffizienz liegt.

Darüber hinaus besteht die Möglichkeit mit anderen Teams wie Layout, Test und Produktmanagement zusammenzuarbeiten, was ein kollaboratives Arbeitsumfeld fördert und Einblicke in verschiedene Aspekte des Halbleiterdesigns gibt.

Test und Validierung

In unserem Trainee-Programm Test und Validierung erfolgt eine umfassende Einführung in die Charakterisierung und den Test von integrierten Schaltkreisen. Die Trainees arbeiten außerdem an realen Projekten unter der Anleitung erfahrener Ingenieure mit. Praktische Erfahrung im Umgang mit modernster Testausrüstung und -methoden werden gesammelt, Testaufbauten (PCB, Testcode, etc.) entwickelt und die Zuverlässigkeit und Qualität des IC-Produkttests vorbereitet und sichergestellt.

Darüber hinaus besteht die Möglichkeit, mit anderen Teams wie IC-Design und Produktmanagement zusammenzuarbeiten, was ein kollaboratives Arbeitsumfeld fördert und Einblicke in verschiedene Aspekte des Halbleiterdesigns gibt.

Speziell für Unternehmen entwickeln wir das exklusive Weiterbildungsprogramm Chip-Design-Experts. Dieses Programm bietet der Industrie die einzigartige Möglichkeit, von den neuesten Erkenntnissen und Kompetenzen des Fraunhofer IIS zu profitieren.

Unser Weiterbildungsangebot umfasst praxisorientierte Kurse, die Ihre Mitarbeiterinnen und Mitarbeiter in die Lage versetzen, modernste Chips und Sensoren zu entwerfen, die den Anforderungen der modernen Technologielandschaft gerecht werden.

Wir sind davon überzeugt, dass dieses Programm nicht nur zur beruflichen Weiterentwicklung Ihrer Fachkräfte beiträgt, sondern auch die Innovations- und Wettbewerbsfähigkeit Ihres Unternehmens nachhaltig stärkt.

Im Folgenden finden Sie unser ständig wachsendes Weiterbildungsangebot: 

Zielgruppe: Radio-Frequency-IC-Designer (RFIC) mit und ohne Arbeitserfahrung 

Beschreibung: 
Drahtlose Kommunikation hat in den letzten Jahren erheblich an Bedeutung gewonnen. Die Verbindung von realen Komponenten oder Dingen mit virtuellen Abbildern im Internet stellt eine grundlegende Herausforderung an die intergierte Funktechnik. Die Bereitstellung von Wireless Connectivity muss v.a. unter den Gesichtspunkten Low-Power, Low-Latency und hohem Datendurchsatz erfolgen. Das Bayerische Chip-Design-Center (BCDC) bietet hierzu Unternehmen Trainee- und Weiterbildungsprogramme. 

Der Radio-Frequency-IC-Designer (RFIC) nimmt eine besondere Stellung in der Wertschöpfungskette ein. Sowohl beim Systementwurf für neuartige Sende- und Empfängerkonzepte als auch bei der Implementierung von integrierten Funkkomponenten in CMOS- oder SiGe-Technologien ist der RFIC-Designer unabdingbar. Ein tiefergehendes Verständnis für die RF-bedingten Zusammenhänge im Bereich Hochfrequenz- und Nachrichtentechnik geht über das Grundlagenwissen eines allgemeinen IC-Entwicklers hinaus. Neben den reinen Fähigkeiten zur Entwicklung von Schaltungen und Systemen kommen noch Fähigkeiten zur Bewertung bestehender RFIC-Lösungen hinzu. Kenntnisse für den RFIC-Entwurf in Bezug auf Serienproduktreife und Testbarkeit werden ebenfalls vermittelt.

Inhalte:

• Grundlagen zu MOSFETs, Bipolar, HBTs
• Drain-Effizienz-gm/ID-Konzept
• Methoden für Ultra-Low-Power-RFIC-Design 
• TX-/RX-Architekturen für die RF-Integration
• RF-Eigenschaften von integrierten passiven Bauteilen
• Prinzip und Aufbau von integrierten RF-Oszillatoren, Frequenztuning bei VCOs

Lernziele:
Die Teilnehmenden können nach Abschluss des Seminars Systeme und Schaltungen der integrierten Funkelektronik wie Empfänger, Sender sowie integrierte Hochfrequenzschaltungen wie PLL-Synthesizer, Low-Noise Amplifier, Power Amplifier, Mischer konzipieren und bewerten.   

• Verständnis für Dimensionierung analoger und RF-Schaltungen mit MOSFET- oder Bipolartransistoren
• Verständnis für Vor- und Nachteile verschiedener Empfänger- und Sender-Architekturen
• Einsicht in RF-bedingte Einschränkungen zur Integrierbarkeit und Systemzusammenhänge
• Dimensionierung von Oszillator-Schaltungen und PLL-Frequenzsynthesizer
• Kenntnis der prinzipiellen Eigenschaften von typischen RF-Komponenten (passiv und aktiv)
• Kenntnisse zum RF-IC-spezifischen Design-Flow

Format: Präsenz

Dauer / Ablauf: 5 Tage

Abschluss: Teilnahmebescheinigung

Sprache: Deutsch oder Englisch

Gebühr: Auf Anfrage per E-Mail an Yevgeniy Itskovych