Heute ist die Herstellung einer Chiplet-Schnittstelle von Chip zu Chip vor allem für Anwendungen, die in Großserie produziert werden, wirtschaftlich. Die kundenspezifische Umsetzung für Produktgruppen mit kleineren und mittleren Stückzahlen ist hiervon weitgehend ausgenommen. Für sie ist der Einsatz von Chiplets zurzeit noch zu aufwendig und unrentabel. Die Vorteile der Technologie, wie die größeren Freiheitsgrade bei der Auswahl der geeigneten Fertigungstechnologien für Schaltkreise, sind in diesem Marktsegment weitestgehend ungenutzt.
Um das zu ändern, arbeiten wir am Institutsteil Entwicklung Adaptiver Systeme EAS an der Umsetzung von individualisierbaren Lösungen auf Chiplet-Basis. Um diese sicher und effizient gestalten zu können, bedarf es allerdings einheitlicher Standards wie z. B. für die Die-to-Die-Kontaktierung. Nur so können auch für kleine Produktionsmengen Schaltkreise verschiedener Hersteller erfolgreich integriert und Probleme bei der Chipmontage vermieden werden.
»Wir freuen uns über die Zusammenarbeit mit dem Fraunhofer IIS/EAS bei der Umsetzung ihres Schnittstellen-IP-Projekts in unserer 5-nm-Prozesstechnologie«, sagt Kevin Yee, Senior Director of Marketing, Foundry IP and Ecosystem von Samsung Electronics. »Als führender IP-Partner in unserem SAFE™-Ökosystem und als Anbieter von BoW-basierten Schnittstellen-IPs, die auch für Samsung Foundry von Interesse sind, planen wir, zusammenzuarbeiten und Wege zu finden, um unsere gemeinsamen Kunden und die Industrie zu unterstützen.«
Hierfür hat unser Dresdner Elektronikdesign-Team im aktuellen Projekt den sogenannten BoW-Standard (Bunch of Wires) des Open Compute Projects (OCP) genutzt. »Dabei haben wir sogar die höchste vom BoW-Standard geforderte Datenrate von 16Gbit/s pro Lane erreichen können. Dies ist für uns eine sehr gute Ausgangsbasis für die Umsetzung von zukunftsweisenden Lösungen für unsere Kunden«, ergänzt Andy Heinig, Chiplet-Experte am Institutsteil EAS.